.subckt INV_X1 IN OUT VDD VSS m0 OUT IN VSS VSS nmos ... m1 OUT IN VDD VDD pmos ... .ends VVDD VDD_sim 0 1.5 VVDD VSS_sim 0 0.0 VVA A 0 PWL(1n 0.0 2n 1.5 6n 1.5 7n 0.0) CY Y 0 100f x1 A Y VDD_sim VSS_sim INV_1X .tran 10p 10n .probe Isub(x1.VDD) Isub(x1.VSS)もちろん, 階層が深くても, ドット (.) で区切って深い階層のポートを指定することで, ポート電流を記録できる.
0 件のコメント:
コメントを投稿