VerilogHDL における VCD 出力

VerilogHDL のシミュレータには様々なものがあるが, VCD と呼ばれる標準フォーマットで出力することで, シミュレータには依存しない波形ビュワーを使用することが出来る. VCD を表示できるビュワーには, 例えば GTKWave と呼ばれるフリーのソフトがある. これを使用すれば, ノートPCなどで波形を見ることもできるので, 出張中であってもシミュレーションができる. Synopsys の CustomExplorer でも表示できる. HSPICE によるトランジスタレベルのシミュレーションと並べて結果を表示できるので, Mixed-signal 回路設計に便利そうだ.

VCD を出力するには, VerilogHDL のテスト環境に, 以下のような記述を入れる.

initial begin
    $dumpfile("myresult.vcd");
    $dumpvars(0, tb);
end

myresult.vcd, tb はそれぞれ出力ファイル, トップ階層のモジュール名 (テスト環境のモジュール名) である.

なお, VCD のフォーマットは, プリンタブルな文字列で圧縮されているので, スクリプト処理には向かない. 何らかのスクリプト処理を行うならば, $print や, $monitor を使う方が良いだろう.